[Eng-Spa] Processor Power Consumption

in StemSocial5 months ago

Titulo.jpg

Hello, Friends of Hive and dear readers, it is a pleasure to be with you presenting topics of interest in science, research, technology, and innovation. Topics, which help to understand what hides the operation of technologies and applications that we usually use and applaud.
Hola Amigos de Hive y apreciados lectores un gusto estar con ustedes presentándoles temas de interés de la ciencia, investigación, tecnología e innovación. Tópicos, que ayudan a comprender lo que oculta la operatividad de las tecnologías y aplicaciones que habitualmente utilizamos y aplaudimos.

The topic I develop focuses on the power characteristics of the Complementary Metal-Oxide-Semiconductor (CMOS) technology-based processor and the factors involved in the power that it dissipates (PCMOS).
El tema que desarrollo se enfoca las características energéticas del procesador basado en la tecnología Semiconductor Complementario de Óxido Metálico (CMOS: Complementary Metal-Oxide-Semiconductor) y los factores involucrados en la potencia dicipada (PCMOS).

Separador AA.jpg

Intro.jpg


In traditional power management systems in low-power processors, the hardware provides built-in automatic management from its design over CMOS technology.

En los sistemas de gestión de energía tradicionales en procesadores de bajo consumo energético, el hardware provee un manejo automático incorporado desde su diseñado sobre la tecnología CMOS.


In this regard, we must bring to the present, a significant contribution documented by Chandrakasan et al. (1992), demonstrating that to minimize the problem of energy dissipation had to be attacked at all levels of the design process, starting from the system level, through architectures and circuits, up to the manufacturing technology.

Al respecto, debemos traer al presente, un aporte significativo documentado por Chandrakasan et al. (1992), demostrando que para minimizar el problema de la disipación de energía se tenía que atacar en todos los niveles del proceso de diseño, empezando por el nivel del sistema, pasando por las arquitecturas y los circuitos, hasta llegar a la hasta la tecnología de fabricación.


Currently, power-optimized design has become one of the dominant considerations in CMOS design with the increasing importance of battery-powered devices and the limitations of high-performance systems.

Actualmente, el diseño optimizado de energía se ha convertido en una de las consideraciones dominantes en el diseño de CMOS con la creciente importancia de los dispositivos que funcionan con baterías y las limitaciones de la en los sistemas de alto rendimiento.


Examples of these are the works of Piguet (2006) and Brackenbury et al. (2007). And the results published by Gupta et al. (2021), were present a new low-voltage, low-power circuit to implement basic CMOS-based logic functions using analog techniques.

Como ejemplos de ellos son los trabajos de Piguet (2006) y Brackenbury et al. (2007). Y, los resultados publicados por Gupta et al. (2021) donde presenta un nuevo circuito de bajo voltaje y bajo consumo para implementar funciones lógicas básicas basadas en CMOS utilizando las técnicas analógicas.


Processor.jpg


In a conventional CMOS circuit the power consumed (PCMOS) is given by:

En un circuito convencional CMOS la potencia consumida (PCMOS) está dada por:


Ecu1.jpg


The static power, Pstatic, is induced by the stray currents flowing in the CMOS structure through the P-N junctions which are reverse biased.This is due to the high input impedance of the transistors since, in the quiescent state, a CMOS circuit will only experience stray currents, because in neither of the two logic states is there a direct path between the power supply and the ground terminal, or in other words, one of the two transistors forming the basic CMOS inverter is in the steady-state cutoff region.

La potencia estática, Pstatic, viene inducida por las corrientes estacionarias que circulan en la estructura CMOS por las uniones P-N que están polarizadas en inversa. Esto es debido a la alta impedancia de entrada de los transistores ya que, en estado de reposo, un circuito CMOS sólo experimentará corrientes parásitas, porque en ninguno de los dos estados lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado estacionario.


For circuits operating at maximum capacity, this component is theoretically negligible, if the leakage currents of the reverse junctions are considered negligible. This is because the working points of the transistors are always at the intersection with the voltage axis and, therefore, their coordinates always have current equal to zero (Brackenbury et al., 2007; Piguet, 2006).

Para circuitos operando a máxima capacidad, este componente teóricamente es despreciable, si se consideran las corrientes de fugas de las uniones en inversa despreciables. Esto es debido a que los puntos de trabajo de los transistores están siempre en la intersección con el eje de tensiones y, por lo tanto, sus coordenadas tienen siempre la corriente igual a cero (Piguet, 2006; Brackenbury et al., 2007).


However, when switching occurs as a result of a change in the value of the input voltage, a voltage change occurs at the output, producing the dynamic power, Pdynamic, i.e., the power consumption that occurs when the transistors switch and draw current from the power supply.

Sin embargo, cuando se produce una conmutación como resultado de un cambio del valor de la tensión de entrada, se produce un cambio de tensión a la salida, produciéndose la potencia dinámica, Pdynamic, es decir, el consumo que se produce cuando los transistores conmutan y drenan corriente de la fuente de alimentación.


It is a dominant factor that represents at least 90% of the total power dissipation, being Pdynamic the component that designers of low power circuits try to minimize while maintaining the functionality of the processor in the system (Piguet, 2007; Brackenbury et al., 2007; Weiser et al., 1994). The Pdynamic is given by:

Es un factor dominante que representa al menos el 90% de la disipación total de potencia, siendo Pdynamic, el componente que los diseñadores, de circuitos de bajo consumo, intentan minimizar, manteniendo la funcionalidad del procesador en el sistema (Piguet, 2007; Brackenbury et al., 2007; Weiser et al., 1994). La Pdynamic está dada por:


Ecu2.jpg


Where is the circuit activity factor or interrupt activity, f is the clock frequency and CL represents the load capacitance, given by the sum of the transistor capacitances and, VDD is the voltage supplied to the processor.

Donde es el factor de actividad del circuito o actividad de interrupción, f es la frecuencia del reloj y CL representa la capacitancia de carga, dada por la suma de las capacitancias de los transistores y, VDD es el voltaje suministrado al procesador.


It is observed that Pdynamic varies linearly with f and quadratically with respect to VDD. Issue, which is exploited in power management by manipulating these parameters. One of the effects of such manipulation is that the system performance is affected.

Se observa que Pdynamic varía linealmente con la f y en forma cuadrática con respecto al VDD. Asunto, que se aprovecha en la gestión de energía al manipular estos parámetros. Uno de los efectos por tal manipulación es que el desempeño del sistema se ve afectado.


For example, if f is decreased, the execution times of the tasks or processes involved increase, which means that their temporal constraints may be violated, as in the case of Real-Time Embedded Systems (RTES).

Por ejemplo, si se disminuye f, los tiempos de ejecución de las tareas o procesos involucrados aumentan, lo que trae como consecuencia que podría estarse violando sus restricciones temporales, como en el caso de los Sistemas Empotrados de Tiempo de Real (SETR).


Therefore, any adjustments must be balanced in order to offset any drop in performance

Por tanto, cualquier ajuste debe estar balanceado a fin de contrarrestar cualquier caída en el desempeño.


ProcHip.jpg
Comportamiento de un Procesador Hipotético para el manejo de energía.


In the previous graph, I present the characteristics of a hypothetical microcontroller where the operation curve Frequency versus Voltage in Normal Mode is shown, indicating the average current consumed in each frequency range.

En la gráfica anterior, presento las características de un microcontrolador hipotético donde se aprecia la curva de operación Frecuencia versus Voltaje en Modo Normal, señalando la corriente promedio consumida en cada tramo de frecuencias.


If I focus on 800 MHz, its operating voltage is 2 V and it consumes 9.25 mA. As I move on the curve within the indicated segment (800 MHz), the voltage and frequency will increase or decrease and may reach non-operational values. This is a constraint imposed by the system, which must be respected by the designer of an application.

Si centro la atención en los 800 MHz, su voltaje de operación es 2 V y consume 9,25 mA. Al moverme en la curva dentro del segmento señalado (800 MHz), el voltaje y la frecuencia aumentará o disminuirá, pudiendo llegar a valores no operacionales. Esto es una restricción impuesta por el sistema, la cual debe ser respetada por el diseñador de una aplicación.


Cierre.jpg


The power consumption by processors is related, according to their dynamic power, directly to the operating frequency and quadratically with respect to the supply voltage. However, the reduction of the supply voltage implies a decrease in the clock frequency.

El consumo de energía por los procesadores está relacionado, según su potencia dinámica, directamente a la frecuencia de operación y en forma cuadrática con respecto al voltaje de alimentación. Sin embargo, la reducción del voltaje de alimentación implica un decremento en la frecuencia del reloj.


However, there is a minimum value of this voltage and frequency conditioned by the processor load. The higher the load, the more instructions per unit time must be executed. This means higher clock frequencies and shorter propagation times in the different stages that make up the processor. These voltage and frequency adjustments do not occur instantaneously.

No obstante, existe un mínimo valor de esta tensión y frecuencia condicionado por la carga de procesador. Cuanto mayor sea la carga se requiere ejecutar un mayor número de instrucciones por unidad de tiempo. Esto significa mayores frecuencias de reloj y menores tiempos de propagación en las diferentes etapas que forman el procesador. Estos ajustes de voltaje y frecuencia no ocurren de forma instantánea.


Static power components are practically negligible in low power CMOS circuits, although there is work in this direction. Dynamic power is the dominant factor accounting for approximately 90% of the total power dissipation.

Los componentes de la potencia estática son prácticamente despreciables en circuitos CMOS de baja potencia, aunque existen trabajos en esta dirección. La potencia dinámica es el factor dominante que representa aproximadamente el 90% de la disipación total de potencia.


In this sense, there are proposals with a variety of alternatives to reduce energy consumption, techniques that are incorporated in the design phase.

En este sentido, existen propuestas con una variedad de alternativas para disminuir el consumo de energía, técnicas que son incorporadas en la fase de diseño.


Separador AA.jpg

See you soon, I hope the reading has been enriching.

Nos vemos pronto, espero que la lectura haya sido enriquecedora.


I invite you to visit and follow me at @alfonsoalfonsi.

Los invito a visitarme y seguirme en @alfonsoalfonsi.


Thank you for your time and comments.

Gracias por su tiempo y comentarios.


Separador AA.jpg
Note / Nota

This post is part of the classes used in the subject Advanced Digital Project and tutorials about the energy issue in Real-Time Embedded Computing Systems, in the framework of the research line that I am currently doing.

Este post es parte de las clases utilizada en la asignatura Proyecto de Digitales Avanzados y tutorías acerca del tema energético en Sistemas Computacionales Empotrados de Tiempo Real, en el marco de la línea de investigación que llevo actualmente.


Alfonsi, A. (2021). Unidad II: Restricciones de los Sistemas Empotrados. [Material educativo para la asignatura Proyecto de Digitales Avanzados]. (Disponible: Grupo de Investigación de Arquitecturas de Sistemas de Control, Departamento de Computación y Sistemas, EICA, Universidad de Oriente, Barcelona, Venezuela).

Alfonsi, A. (2021). Unidad II: Restricciones de los Sistemas Empotrados. [Material educativo para la asignatura Proyecto de Digitales Avanzados]. (Disponible: Grupo de Investigación de Arquitecturas de Sistemas de Control, Departamento de Computación y Sistemas, EICA, Universidad de Oriente, Barcelona, Venezuela).


References / Referencias


Brackenbury, L. E. M. & Shao, W. (2007). Lowering power an experimental RISC processors. Microprocessors & Microsystems, 31(5), 360-368. https://doi.org/10.1016/j.micpro.2006.12.005

Chandrakasan, A. P., Sheng, S., & Brodersen, R. W. (1992). Low-power CMOS digital design.
IEEE Journal of Solid-State Circuits, 27(4), 473-484. https://doi.org/10.1109/4.126534

Gupta, P., Banerjee, R. & Sharma, R. (2021). Low-Voltage Low-Power CMOS-Based Current-Mode Implementation of Digital Logic Gates and Combinational Circuits. Journal of Circuits, Systems and Computers, 30(12), 2150212. https://doi.org/10.1142/S0218126621502121

Piguet, C. (2006). Low-power CMOS circuits: Tecnology, logic desing and CAD tools. CRC Press. Tailor & Francys Eds. https://doi.org/10.1201/9781315220710


Figures and Images / Figuras e Imágenes


The Title image was made by @alfonsoalfonsi using CANVAS and PxHere.

La imagen del Título fue realizado por @alfonsoalfonsi usando CANVAS e imagen de PxHere.


The separator used is my own and is made using CANVAS and an image from klipartz.

El separador es de mi propiedad y está realizado usando CANVAS e imagen de klipartz.

Baner ENG SPN.jpg

The banner and the photographs on it are my property. Made with Power Point, Paint and the Linerock Investment LTD ToonMe App.

El banner y las fotografías son de mi propiedad. Realizado con Power Point, Paint y Linerock Investment LTD Aplicación ToonMe.

Sort:  


The rewards earned on this comment will go directly to the person sharing the post on Twitter as long as they are registered with @poshtoken. Sign up at https://hiveposh.com.

Thanks for your contribution to the STEMsocial community. Feel free to join us on discord to get to know the rest of us!

Please consider delegating to the @stemsocial account (85% of the curation rewards are returned).

You may also include @stemsocial as a beneficiary of the rewards of this post to get a stronger support. 
 

Thank you StemSocial team, we remain in communication.

 5 months ago Reveal Comment